DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

9471918

Basic Patent (No, Kind, Date): JP 2224346 A2 19900906 < No. of Patents: 002>

FORMATION OF THIN FILM TRANSISTOR (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB

Author (Inventor): KODAMA MITSUFUMI; KANEHANA MIKIO

IPC: *H01L-021/336; H01L-021/20; H01L-029/784

Derwent WPI Acc No: C 90-316201 JAPIO Reference No: 140533E000006 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2224346 A2 19900906 JP 8946067 A 19890227 (BASIC)

JP 2979227 B2 19991115 JP 8946067 A 19890227

Priority Data (No,Kind,Date): JP 8946067 A 19890227 DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

03248846

FORMATION OF THIN FILM TRANSISTOR

PUB. NO.:

02-224346 [JP 2224346 A]

PUBLISHED:

September 06, 1990 (19900906)

INVENTOR(s): KODAMA MITSUFUMI

KANEHANA MIKIO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

01-046067 [JP 8946067]

FILED:

February 27, 1989 (19890227)

INTL CLASS:

[5] H01L-021/336; H01L-021/20; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R011 (LIQUID CRYSTALS); R096 (ELECTRONIC

MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS --

Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1005, Vol. 14, No. 533, Pg. 6,

November 22, 1990 (19901122)

ABSTRACT

PURPOSE: To form a TFT, which operates at high speed, without applying a complicated process and with good reproducibility by a method wherein a low-resistance unsingle crystal semiconductor layer is cut using a laser beam and an optical system for narrowing a laser beam is used for forming source and drain regions.

CONSTITUTION: In case a plurality of pieces of thin film transistor elements are formed in an alignment on a substrate, a low-resistance having an N-type or P-type semiconductor layer unsingle crystal conductivity type is out by irradiating a laser beam to form source and drain regions. Moreover, a laser beam is selectively applied to enhance the crystallization of a part, which is irradiated with the laser beam, of a high-resistance unsingle crystal semiconductor layer to contrive so that the part becomes a channel part of a plurality of pieces of the thin film elements. Thereby, a reduction of a channel length can be made transistor possible.

訂一正 有

命日本国特許庁(JP)

00 特許出願公開

四公開特許公報(A) 平2-224346

filmt. CL 5

盎別記号 庁内整理番号 @公開 平成2年(1990)9月6日

21/336 21/20 H 01 L 29/784

7739-5F

H 01 L 29/78 8624-5F

3 1 1

審査請求 未請求 請求項の数 2 (全8頁)

薄膜トランジスタの作製方法 60発明の名称

> 題 平1-46067 邻特

顧 平1(1989)2月27日 22出

光 文 玉 加発 囲 者 小

神奈川県厚木市長谷398番地 株式会社半導体エネルギー

研究所内

美樹雄 金花 明 者 79発

神奈川県厚木市長谷398番地 株式会社半導体エネルギー

研究所内

株式会社半導体エネル る出 至 人

神奈川県厚木市長谷398番地

ギー研究所

1.発明の名称

()

薄膜トランジスタの作製方法

- 2.特許請求の範囲
 - 1. 薄膜トランジスタ素子を整列して複数個形 成する際に、ソース、ドレイン領域となるN 又はP型の導電型を有する低抵抗の非単結晶 半週体層を形成する工程と、高抵抗の非単結 晶半導体層を形成する工程と、ゲート絶縁膜 を形成する工程と、ゲート電極を形成する工 程とを有し、さらに、レーザー光を照射する ことにより前記N又はP型の導電型を有する 低抵抗の非単結晶半導体層を切断し、ソース 、ドレイン領域を作製する工程と、選択的に レーザー光を照射して前記高抵抗の非単結晶 半導体層のレーザー光が照射された部分の結 晶化を助長せしめ、その部分が複数個の薄膜 トランジスタのチャネル部になるように作製 することを特徴とした薄膜トランジスタ素子 の作製方法。

2. 特許請求の範囲第1項において、N又はP 型の導電型を有する低抵抗の非単結晶半導体 層を切断する工程と、選択的にレーザー光を 麗射して前記高抵抗の非単結晶半導体層のレ ―ザー光が照射された部分の結晶化を助長せ しめる工程とが同時に行われることを特徴と する薄膜トランジスタの作製方法。

3.発明の辞機な説明

『産業上の利用分野』

本発明は非単結晶半導体薄膜を用いた薄膜トラ [・] ンジスタ(以下にTPT ともいう)及びその製造方 法に関するものであり、特に液晶ディスプレー。 イメージセンサー等に適用可能な高速応答性を持 つ強膜トランジスタに関する。

『従来の技術』

最近、化学的気相法等によって、作製された非 単結晶半導体薄膜を利用した薄膜トランジスタが 汝月されている。

この薄膜トランジスタは、絶縁性基板上に煎送 の如く化学的気相法等を用いて形成されるので、

その作製雰囲気温度が最高で450 で程度と低温で 形成でき、安備なソーダガラス。ホウケイ酸ガラ ス等を基板として用いることができる。

この存践トランジスタは電界効果型であり、い かゆるNOSFETと同様の機能を有しているが、前述 の如く安価な絶縁性基板上に低温で形成でき成成 らにその作製する最大面積は深膜半導体を形成 を装置の寸法にのみ限定されるもので、容易に 面積基板上にトランジスタを作製できるというで 点を持っていた。このため多量の画業を持つマト リクス構造の液晶ディスプレーのスイッチング オッチング素子として核めて有望である。

また、この薄膜トランジスタを作製するにはす でに確立された技術であるフォトリソグラフィー が応用可能で、いわゆる敬細加工が可能であり、 IC等と同様に集積化を図ることも可能であった。

()

この従来より知られたTFT の代表的な構造を第 2 図に機略的に示す。

(20) はガラスよりなる絶縁性基板であり、(

21) は非単結品半導体よりなる薄膜半導体、(22)、(23) はソースドレイン領域で、(24)、(25) はソースドレイン電極、(26) はゲート絶縁
27) はゲート電極であります。

このように構成された薄膜トランジスタはゲート電板 (27) に電圧を加えることにより、ソースドレイン (22)、 (23) 顔に流れる電流を調整するものであります。

この時、この薄膜トランジスタの応答速度は次 式で与えられる。

S = # · V / L *

ここで L はチャネル長。 μ はキャリアの移動度、 V はゲート電圧。

この想験トランジスタに用いられる非単結晶半 導体層は半導体層中に多量の結晶粒界等を含んで おり、これらが原因で単結晶の半導体に比べてキ +リアの移動度が非常に小さく上式より割るよう にトランジスタの応答速度が非常に遅いという問 題が発生していた。特にアモルファスシリコン半 単体を用いた時その移動度はだいたい0.1~1 (

cm²/V·Sec)程度で、ほとんどTPT として動作 しない程度のものであった。

このような問題を解決するには上式より明らかなようにチャネル長を短くすることと、キャリアの移動度を大きくすることが知られ、種々の改良が行われている。

特にチャネル長しを短くすると、その2乗で応 答連度に影響するので非常に有効な手段である。

しかしながらTFT の特徴である大面積基板上に 煮子を形成する場合、フォトリングラフィー技術 を用いて、ソースドレイン間の間隔(だいたいの チャネル長に対応する)を10 μ m 以下にすること は、その加工特度、歩智まり、生産コスト等の面 から明らかに困難であり、TFT のチャネル長を短 くする手段として、フォトリングラフィー技術を 使用しない手段が求められている。

その一つの答えとして、第3図に示すように報 チャネル構造のTFT が提案されている。これは基 版上にソース(30)活性領域(31)ドレイン(32)よりなる非単結晶半導体層を積層したのち、ゲ ート絶縁膜 (33) を形成しその上にゲート電極 (34) を有するものである。

この構造の場合、そのチャネル長はほぼ活性領域 (31) の厚みに対応し、活性領域の厚みを調節 することにより容易にチャネル長を可変できるものであった。

しかしながら、この構造のTPTは非単結晶半導体層を複数層積層するので、ソースドレイン間の電流が流れる方向に多数の界面を有していることになり、良好なTPT 特性が得られない。また、電流の流れる方向の断面積が大きいのでオフ電流が増大するという問題が発生し、経型TPTは本質的な問題解決とはなっていない。

一方、移動度を向上させることは、従来より種々の方法によって行われていた。代表的には、非単結晶半導体をアニールして、単結晶化又は多結晶のグレインサイズを大きくすることが行われていた。

これら従来例では、高温下でアニールするため に、高価な耐熱性基板を使用しなければならなか ったり、基板上全面の半導体層を単結晶化又は多 結晶化するため、処理時間が長くなるという問題 が発生していた。

「発明の目的」

本発明は、前述の如き問題を解決するものであり、従来より知られたTPT に比べて、高速で動作するTPTを複雑な工程がなく、再現性よく作製する方法を提供することをその目的とするものであります。

『発明の構成』

()

上記目的を達成するために本発明は、基板上に 譲限トランジスタ素子を整列して複数個形成する。 場合において、レーザーを照射することにより、 N 又はP型の導電型を有する低抵抗の非単結晶を 事体を切断し、ソース、ドレイン領域を作製記して、 が取りにレーザー光を照射して、前割割 にの非単結晶半導体層の、レーザー光が照射 れた部分の結晶化を助長せしめ、その部分があれ の ではないではなるように 作製することを特徴とする。

非単結晶半導体浮膜の複数の部分の結晶化、非単結晶半導体の切断を短時間で行うことができる。 またドット状に照射する場合においても1ヶ所に 照射した後の基板の移動のためのプログラムが、 整列した部分への照射のために簡単であるうえ、 工程上も、非単結晶半導体浮膜の複数の部分の結 晶化、非単結晶半導体の切断を短時間で行うこと ができる。

さらに本発明においては、エッチングの際も、 レーザー光を照射した部分は照射しない部分に比 較してエッチングしにくいため、エッチング時の 歩留りが上昇し、コストダウンにもなり得る。

特に作製しようとする消膜トランジスタがコプレナー型、逆スタガード型の場合には、低抵抗の非単結晶半導体薄膜を切断する工程と、高抵抗の非単結晶半導体薄膜の結晶化を同時に行うことができ、特に工程に要する時間を短縮することができる。

さらに、例えばスタガード型の薄膜トランジスタ を作製する場合には、真空装置内においてN型の非 本発明では、レーザー光を用いて低抵抗の非単結晶半導体を切断し、ソース、ドレイン領域を作製するために、レーザー光を絞るための光学系を用いることにより、ソース、ドレイン領域の関脳 (ほぼチャネル長に相当する。)を数 # m 程度にすることが可能であったチャネル長の短縮を可能にすることができる。

また、レーザー光照射により高抵抗の非単結晶 半導体層の結晶化を助長するため、TPTのキャリ ア移動度を増大させ、前に述べた応答速度を増大 せしめ、その結果従来適用できなかった液晶ディ スプレー、イメージセンサー等に非単結晶半導体 を用いた薄膜トランジスタ素子を適用可能ならし めるものである。

さらに本発明においては、基板上の整列した複数の部分に直線状成いはドット状にレーザー光を 関射するため、従来の方法に比較して、直線状に 関射する場合には直線部分の結晶化の促進或いは 非単結晶半導体の切断を同時に行うことができ、

単結晶半導体膜を作製した後、その真空装置内に基 板をセットした状態で真空装置内にレーザー光を導 いてN型の半導体弾膜を切断してソース、ドレイン 領域を作製し、その状態で高抵抗の(Ⅰ型)非単結 品半導体薄膜を成膜して、再びレーザー光を照射す ることによりⅠ型の半導体層を結晶化し、その後絶 経膜を作製することができる。つまり、N型の半導 体層の作製から絶縁膜の作製まで基板に手を触れる ことなく行うことができる。従って確実にN型の半 媒体層の切断した部分と「型の半導体層の結晶化す る部分とが一致する、つまりチャネル領域のみ結晶 化することができる。さらに、「型の半導体薄膜を 作製しながらレーザー光を限射して結晶化の進んだ 半進体薄膜を作製した場合には、薄膜作製、結晶化 と2回にわけて行われていた工程を1回の工程で行 うことができ、工程に要する時間の短縮が実現でき る。そのうえ、前に述べた複数の箇所の結晶化取い は切断と組み合わせれば、さらに工程時間の短絡が 字母できる。

以下に実施例により本発明を辞しく説明する。

『実施例』』

本実施例においては、液晶ディスプレイに用いるためのコプレナー型の薄膜トランジスタの作製について示す。

本実施例に対応する譲渡トランジスタの機略的 な作製工程を第1図(a)~(g)に示す。

まず、基板(11)として、透明導電膜としてパターニングされた I T O 電極(西素電極)(18)を有する300mm×300mmのソーダガラスを用い、この基板(11)上に公知のプラズマC V D 法にて高抵抗半導体層として I 型の非単結晶珪素膜(13)を形成する。この時の作製条件は以下の通りであった。

基板温度	250℃	
反応圧力	0. 0 5 To	
Rfパワー(13.56NB2)	1 5 0 W	
使用ガス	SIH.	
政厚	6000Å	

そして同様にプラズマCVD法により低抵抗非 単結晶半導体としてN型の導電型を有する非単結 晶珪素膜(12)を形成する。(第1図(a))

この非単結晶珪素膜 (12) の作製条件は非単結 品珪素膜 (13) の時とほぼ同じであるが、使用ガ スがSiHa+PH,で膜厚は2000人とした。

このN型の非単結晶珪素膜(12)は、その形成 時にH₂がスを多量に導入し、Rfパワーを高くし て、微結晶化して電気抵抗を下げたものを使用し ても良い。

次に、公知のフォトリソグラフィー技術を用いて、この非単結晶珪素膜(12)、(13)をソース、ドレイン領域の所定の外形パターンにマスキングを行い、CF・ガスを用いてドライエッチングを行い、第1図(b)の状態を得た。

次に、公知のスパッタリング法を用いてモリブデン薄膜を成膜し、エッチングしてソース、ドレイン電極 (50)、 (51) を作製した。 (第1図(c))

次に、この非単結晶珪素膜 (12) に対し、長さ300mm中2.5 μmの相長い長方形の照射販面となるように、光学系によって集光された波長248.7mm

のエキシマレーザー光(15)を第1図(d)に示す様に照射し、非単結晶珪素膜(12)を切断し、 抜けて高抵抗の非単結晶珪素膜(13)のレーザー 光を照射した部分の結晶度を増大せしめた。ここ で注意しなければいけないことは、非単結晶珪素 膜(13)を切断しないようにレーザー光のエネル ギーを調節することである。

()

普通、レーザー先は中心部が強く、端のほうは 関くなっていて、強度において、ガウス分布を呈 する。従って、この光の状態のまま照射すると光 の中心部のみ結晶化が遊んでしまうので、本実施 例においては、光学系を用いて、光の強度を均一 にして関射を行った。

そして第1図(e)の状態を得た。ただし、第 1図(e)においては直線状にレーザー光を照射 して、結晶度の増大した部分のみを示す。

本実施例においてのレーザー光の照射条件は最初パワー密度 1 J/cm²、パルス巾15 g secで、3 パルス開射し、続けてパワー密度0.3J/cm²、パルス巾12 g secで、2 パルス照射した。

本実施例の場合、最初の3パルスは低抵抗の非単結晶珪素膜を切断するために、後の2パルスは 高抵抗の非単結晶珪素膜を結晶化させるために照 射した。この照射回数及びレーザーの条件は被加 工物によって異なり本実施例の場合は予備実験を 行って前述の条件を出してその条件を用いた。

次に、プラズマC V D法で窒化珪素膜を100 A 形成し、パターニングを行いゲイト絶縁膜(16) とした。

そして、公知のスパッタリング法にて、モリブデン膜を成膜し、パターニングを行い、ゲイト電極 (17) を形成し、第1図(『)に示すような、薄膜トランジスタ(10)を整列して配置した基板を完成させた。(第1図(g))

そして絶縁膜を形成した後、配向膜速布工程、 スペーサー散布工程、貼り合わせ工程、液晶注入 工程を通過して、液晶セルが完成した。

以上のようにして、光学系を用いて断面を直線 状にしたレーザー光を用いて、複数の薄膜トラン ジスタに対応する低抵抗の非単結晶珪素膜の切断 を同時に行うことができ、さらに復数の譲襲トランジスタに対応する高抵抗の非単結晶珪素膜の結晶化の促進を同時に行うことができる。そのうえ、前記2つの工程の、切断、結晶化を統けて行うことができるため、ソース、ドレイン領域間である。とかできるため、サーネル部のみ結晶化を行うことができ、リーク電波を非常に少なく押さえることができ、を返した、複数のTPTを整列して作製する場合に特に短時間で加工ができ、有効である。

『実施例2』

本実施例においては、実施例1と同様に本発明 を液晶ディスプレイの作製時に用いた場合につい て示す。ただし、スタガード型の薄膜トランジス タを作製する場合について述べる。

まず、実施例1で用いたものと同じ基板上に、 実施例1と同様な方法でモリブデン膜を形成し、 パターニングを行ってソース、ドレイン電極とす る。

次に、実施例1と同様な方法でN型の導電性を

有する非単結晶半導体薄膜を形成する。

そして、N型の半導体薄膜を作製した真空装置 内にレーザー光を導き、N型の半導体薄膜を切断 する。

そして、N型の字導体薄膜を切断後、その状態で、実施例1と同様な方法で高抵抗の(「型)非単結晶半導体層を成膜し、再びレーザー光を照射して「型の非単結晶半導体層を結晶化する。

本実施例においては、巾 5 μ m 長さ2.5 μ m の 長方形の照射断面となるように光学系によって集 光された波長1.06 μ m の Y A G レーザー光を第 4 図に示す様に点状に照射し、一箇所の照射ごとに 基板を X、 或いは Y 方向に一定の長さだけ動かし て次の箇所の照射を行った。

この時のレーザー光の照射条件はパワー密度 1 J/cm²、繰り返し周波数10kHェで1.5秒間照射 した後、パワー密度0.5J/cm²、繰り返し周波数10 kHェで0.5秒間照射した。この場合、最初の1.5 秒間はN型の半導体層の初筋のため、後の0.5秒 間は1型の半導体層の結晶化のために照射した。

この限射回数及びレーザーの条件は被加工物に よって異なり、本実施例の場合は予備実験を行っ て前述の条件を出してその条件を用いた。

本実施例においても実施例1と同様に、レーザ -光を均一にするために光学系を用いた。

そして、レーザー光照射後、同一の真空装置内で窒化珪素膜を100人成膜し、ゲート絶縁膜とした。

そして、公知のフォトリソグラフィー技術を用いて、N型、I型の半導体層、さらにゲート絶縁 限をパターニングした。

その後、モリブデン膜を作製、バターニングしてゲート電極として、薄膜トランジスタが完成した。

そして、絶縁膜を成膜した後、液晶配向膜盤布 工程、スペーサー散布工程、貼り合わせ工程、液 晶柱入工程を経由して液晶セルが完成した。

このようにして、整列して形成される複数個の 薄膜トランジスタの、非単結晶珪素膜のチャネル 部に相当する部分のみにレーザー先を照射し、結 晶化を促進することによって、応答速度の大きい 薄膜トランジスタを作製することができ、そのう え、レーザー光を部分的に関射するため、従来の ように全面に照射する方法に比較して、短時間で の結晶化が可能である。

本実施例においては、実施例1以上に必要な部分のみの照射であるため、非単結晶珪素膜のエッチングの際、かりに微妙に残渣が残ってしまった場合でも不必要な部分は結晶化が進んでいないので、リーク電流を少なくすることができる。

さらに、N型半導体層作製から絶縁膜作製までの工程を同一の真空装置内で、基板を1度も動かさずに行ったので、N型半導体の切断した部分と1型半導体の結晶化した部分とが一致し、余分なリーク電流を削減することができたうえに、工程に関する時間も短縮できる。

そのうえレーザー光照射を真空装置内で行った ため、レーザー光照射によりN型半導体が気化し た結果生ずるガスをすばやく真空ポンプで引いて しまうため、一度気化したガスが再び基板表面に 吸着されることがなく、切断圏が非常に消浄な状態になる結果、薄膜トランジスタの性能が非常に 安定したものとなった。

「実施例3」

()

()

本実施例においては、本発明をイメージセンサ 一の作製時に用いた場合について示す。

まず、ガラス基板上に、実施例1と同様な方法 で、モリブデン膜を形成した後、N型の導電型を 有する非単結品技素膜を形成する。

パルス 照射した。 景初の 3 パルスは N 型の 非単結 晶珪素膜を切断する際に用い、後の 2 パルスは l 型の非単結晶珪素膜を切断する酸の用いた。

この限射因数及びレーザーの条件は被加工物に よって異なり、本実施例の場合は予備実験を行っ て前述の条件を出してその条件を用いた。

本実施例においても実施例1と同様に、レーザ 一光が均一になるように光学系を用いている。

次に、この I 型の珪素膜上にプラズマ C V D 法で富化珪素膜を100人形成し、ゲイト絶縁膜とし

これらを所定のパターンにパターニング後、公 知のスパッタリング法にて、モリブデン膜を蒸着 し、パターニングを行い、ゲイト電極を形成し、 その後絶縁膜を作裂して薄膜トランジスタを完成 させた。

このようにして、一直線上に整列して形成される複数個の薄膜トランジスタを作製する際に、断 面がほぼ直線状のレーザー光を用いたため半導体 層の切断、結晶化を1回の工程で行うことができ 次に、公知のフォトリソグラフィー技術を用いて、実施例1と同様に非単結晶硅素膜を所定の外形パターンにマスキングを行い、CF。ガスを用いてドライエッチングを行う。

次に、この非単結晶珪素膜に対し、巾5 μm 長さ230mm (基板の長さに対応する。) のほぼ直線 状の照射断面となるように光学系によって集光された波長248.7mmのエキシマレーザー光を照射して、光を照射した部分の非単結晶珪素膜を切断して、ソース、ドレイン領域を作型する。

次に、実施例1と同様に高抵抗半導体層として 「型の非単結晶珪素膜を形成する。

再び中5μm 長さ230mm (基板の長さに対応する。)のほぼ直線状の照射断面となるように光学系によって単光された彼長248.7mmのエキシマレーザー光を照射して、1型の非単結晶珪素膜を結晶化した。

ここまでのレーザー光の配射条件はパワー密度 1J/cm²、パルス巾15μsecで3パルス照射した 後、パワー密度0.5J/cm²、パルス巾10μsecで2

た。

「効果」

レーザー光を用いて複数の部分を同時に加工することにより、整列して形成される確談トランジスタのチャネル長の短縮とチャネル部の結晶度の増大を短時間で行うことができた。これにより、従来ではキャリアの移動度が小さいためにディスプレー装置、イメージセンサー等のスイッチング素子として使用できなかった非単結晶半導体を用いた確談トランジスタを使用することが可能になった。

また、チャネル部の結晶皮を増大させるために レーザー加工技術を用いたので、大面積化されて も加工精度上の問題はなく、良好な特性を有する 薄膜トランジスタを大面積基板上に多数形成する ことが非常に容易になった。

さらには、レーザー加工を直線状、ドット状などの必要な部分にのみ行っているので、エッチング時の参習りが上昇し、さらにリーク電流を低減することができた。

特閒平2-224346(7)

そのうえ、真空装置内にレーザー光を導いて本 発明の構成を用いれば、さらに工程時間を短縮す ることができ、そのうえ、切断部と結晶化の部分 が一致してリーク電流をさらに減らすことができ ۵.

なお、本明細書の実施例においては、低抵抗学 源体層としてN型のみ示したが、本発明の技術思 想からP型の半導体層を有する薄膜トランジスタ の場合にも、本発明が振めて有効であることは明 らかである。

4.図面の簡単な説明

第1図(a)~(g)、第4図は本発明の実施 例について薄膜トランジスタの作製工程 を示す。

第2國、第3國は従来の薄膜トランジスタの斯 面の根略図を示す。

10・・・薄膜トランジスタ

11 · · · 萘板

12 · · · 低抵抗非单結晶半導体層

13···高抵抗非单結晶半導体層

14・・・結晶度の増大した部分

15・・・レーザー光

16・・・ゲート絶縁膜


17・・・ゲート電極


18・・・1 T 0 電極

50、51・・・ソース、ドレイン電板


特許出關人

株式会社半導体エネルギー研究系 代麦者







図




特開平2-224346(8)





第 1 図






第 1 図







第 4 図 .